PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.Cl.

H01L 27/118 H05K 3/00

(21)Application number: 01-312541

(71)Applicant : NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22)Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI


MIZUMAKI TOSHIHIRO

(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI (57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected, and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑯日本国特許庁(JP)

⑪特許出願公開

® 公 開 特 許 公 報 (A) 平3-173471

@int.Cl.5

識別記号

庁内整理番号

❷公閱 平成3年(1991)7月26

H 01 L 27/118 H 05 K 3/00

D 6921-5E 8225-5F

H 01 L 21/82

M

審査請求 未請求 請求項の数 1

(全4頁

公発明の名称 マスタス

マスタスライス方式LSIの配線構造

@特 類 平1-312541

②出 顋 平1(1989)12月1日

②劣 明 老

頤

少出

多和田 茂芳

東京都港区芝5丁目33番1号 日本電気株式会社内

②発 明 者 水 牧

未不知识也之之。

按 绫 博

石川県石川郡磐来町安養寺1番地 北陸日本電気ソフト

エア株式会社内

⑪出 题 人 日本電気株式会社

人

11-0± [] -1-27-20

東京都港区芝5丁目7番1号

石川県石川郡鶴来町安養寺 1 番地

北陸日本電気ソフトウ

エア株式会社

四代 理 人 弁理士 河原 純一

朔 福 霍

1. 発明の名称

マスタスライス方式しらしの配線構造

2. 特許請求の範囲

・ 型直方向および水平方向の配線格子が定義された第1の配線層および第2の配線層と、

これら第1の配線圏および第2の配線圏に定数された重直方向および水平方向の配線格子の各級子点の対角を結ぶ群めの配線格子が定義された第3の配線格と

を有することを特徴とするマスタスライス方式 L 5 ! の配線構造。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はマスクスライス方式しらくの配制構造に関し、特に配録工程以前のマスクを共適とし記録に関するマスクのみを品値ごとに設計製作して J. S.1 を作成するマスタスライス方式しる1の配 性疾、この種のマスタスライス方式LSIの起線構造では、すべての起線層の起線格子が脱離方向および水平方向に定義されていた(参考文献:「倫理波蓋のCAD」、情報処理学会、昭和56年3月20日発行)。

いに、無2回に示すように、重直方向格子協議 および水平方向格子院院をともに d としたときに 配款ネットの磁子 l 1 および戦子 t 2 間の配線長 が高速動作を必要とするしら l の退延時間等の制 物を満足するために 8 d 以内であるという解釈が ある場合を倒にとって説明すると、端子 l 1 およ び端子 l 2 間を結ぶ直線の角度が 0 度をたは 3 0 度に近いものから順に第 1 の配線型を行った結 果に近いものから順に第 1 の配線型を行った結 果の配線 2 を聞いて配線する配線型連を行った結 果 3 間に減すように、配線長 1 0 1 と配線 の配線が近回させられ、配線長 1 2 d の配線経路 2 6 1 が得られたときに、健来のマスタスライス

特開平3~173471(2)

競経路(11日よび112を得ることにより、制限を調欠す症線長8dの配納経路211を例でいた。

(発明が解決しようとする課題)

上述した従来のマスタスライス方式しSIの配線構造では、高速動作を必要とするしSIの銀链時間等の割約を構定するために設定された配線是に制限がある配線ネットの配線において配線処理後にその制限が満たされなかった場合に、制限を清たすようにするために他の配線を移動させて配線の修正を行う必要があったので、配線の修正に多大な工数を変するという欠点がある。

また、配縁の修正を行っても配線長の初限を調 たすことができなかった場合には、ブロックの配 図絵正等を行って記録拠理をやり直す必要があり、 さらに処理時間が増火するという欠点がある。

本発明の目的は、上述の点に扱み、第1の配線 隔および第2の配線層に定義された垂直方向および水平方向の配線格子の各名子点の対角を結ぶ終 めの配線格子が定義された第3個の東線層を利用 して、他の配額を移動したりプロックの配置位置 を変更したりすることなしに、比較的容易に配線 長の胴数を行うことができるマスタスライス方式 しましの配線構造を提供することにある。

〔課題を解決するための手段〕

本発明のマスクスライス方式しい1の配換構造 は、重直方向および水平方向の配換格子が定理された第1の配物器および第2の配換器と、これら 第1の配線器および第2の配換器に定義された重 直方向および水平方向の配換格子の各格子点の対 角を結本的めの配線格子が定義された第3の配線 盾とを有する。

【作用】

本発明のマスクスライス方式しる i の配線構造では、第1の配線層をよび第2の配線圏に重直方向および水平方向の配線格子が定義され、第3の配線圏に第1の配線圏および第2の配線圏に定義された屋直方向および水平方向の配線格子の名格子点の対角を指入針めの配線格子が定置される。

(残酷缺)

次に、本党別について副領を参謀して評価に足明する。

第1回は、本税例の一変施例に扱るマスタスライス方式し51の配線構造を示す器である。水実施例のマスタスライス方式し51の配線構造は、 進直方向および水平方向の配線格子が定義された 第1の配線暦1および第2の配線暦2と、第1の 能線暦1および第2の配線暦2と、第1の 能線暦1および第2の配線暦2と、第1の 能線暦1および第2の配線暦2に定義された 方向および水平方向の配線格子の各格子点の試験 方向および水平方向の配線格子の各格子点の試験 を結ぶ斜めの配線格子が定義された領1の配線層 3とから構成されている。

次に、このように構成された本変接例のマスタ スライス方式LSIの配領構造における配額過程 について、第2回~第4回老の頭しながら異称的 に説明する。

第2回に共すように、強也方向格子間隔および水平方向格子間隔をともに d としたときに配線ホットの線子・1 および端子・2 隣の配線長が高速動作を必要とする15 I の返延時間等の割均を構足するために8 4 以内であるという割及がある場

$$z = \sqrt{(4d)^2 + (4d)^4}$$
= $4\sqrt{2}$ d

の配線程路を21を得ることができる。

(果明の外果)

以上裁明したように本発明は、高速動作を必要とするしSIの運転時間等の制約を満足するため

特開平3-173471 (3)

に設定された配額長の新限に対して第1の配線層および第2の配線層を思いて配線処理を行った後に制限を添たしていない配線を制度を満たすようにするために第3層の配線層を利用することにより、他の配類を移動したりブロックの配便位置を変更したりすることなしに、比較的容易に配額最の問題を行うことができる類果がある。

4. 図面の簡単な説明

第1回は本発明の一変遊光に係るマスタスライ ス方式しよりの配線構造を示す図、

第2関は配線ネットの端子ペアの一例を示す図、 第3回は第1の配線層および第2の配線層を用 いた配線処理後の配線例を示す図、

第6回は第3回配線留を用いて入事体正を行っ た後の配線所を示す四、

第5 割は第1の配線をおよび第2の配線器を用いて人手器圧を行った後の配線例を示す関である。 図において、

1・・・第1の転続面、

2 · · · 第 2 回 新線層、

3・・・第3の配納度、


101,102.221·院科経路、

231.232、スルーホール、

11. 12・箱子である。

特許出職人 日 本 電 気 株 式 変 社 北陸日本電気ソフトウェア株式会社代 理 人 弁 理 士 何 間 矩 ー


第 1 図



- ・ 第1の仮線層かよび第2の配線層に 定義された配線場子


・ 四3の配線層に関発された配線路子

第2日




特閒平3-173471 (4)

鄉 3 図 第 4 図 第1の配線層の超子 節しの配線量がよび第2の配線層間のスルーホール 第1の配額値の配線パターン



第3の記録器の配換パチーン

第5図



第2の配線層の配線パターン

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specification

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$2 = \sqrt{(4 d)^{2} + (4 d)^{2}}$$

$$= 4\sqrt{2} d$$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer

101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants

Figure 1

NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney

Wiring lattice defined in first wiring layer
and second wiring layer

Wiring lattice defined in third wiring layer




Figure 2





Figure 5



[Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.